| 你是初生牛犊不怕虎！ |
| 送交者: wtxwtx 2014月06月28日19:30:58 于 [灵机一动] 发送悄悄话 |
| 回 答: 由 于 |
|
1. 凡是与时钟脉冲打交道的电路都是最复杂的道路。最终的电路都需要满足脉冲触发沿前后的enable and hold timing的校验，以满足timing的要求。 你的电路的错误就在于没有提出脉冲触发沿前后的enable and hold timing的要求。硬件有句话：硬件设计，任何小错都是致命的错误！
2. 你提的电路的复杂性已远远超出大学数字电路的范畴。不是因为电路的复杂性，而是因为它们不属于标准电路，是一种辅助性电路，极其重要，但很少有书提到它们。 3. 你提到的电路就是Clock gating device电路。你可以网上找一下，都可以找到，不是我不愿意告诉你。 4. “仿真结果说明我的电路是合理的能工作的”，说明你还不是这方面的专业人员，没有这方面的专业经验，只能是纸面上谈兵。 5. 你的run输入，可以大大地得到简化：(run and Z). |
|
|
|
|
 |
 |
| 实用资讯 | |
