乘法器的設計

假設有一個4位(bit)的乘法器，是組合電路構成。還有一個16位的加法器，也是
組合電路構成。當加法器的輸入懸空時，加法器把它理解成邏輯 0 (低電位)。
現在要完成 8 位乘  8 位的乘法。乘數和被乘數分別放在2個8位的寄存器里。
結果放在一個16位的寄存器里，初始狀態是全0。

還有2個4位的 2 傳 1 多路傳輸器。選擇線為0時，第0組(4位)輸入被傳到輸出端。
選擇線為1時，第1組(4位)輸入被傳到輸出端。

還提供一個8位的 1 傳 4 譯碼器。選擇線為00時，輸入(8位)被傳到第0組輸出端。
選擇線為01時，輸入(8位)被傳到第1組輸出端。選擇線為10時，輸入(8位)被傳到
第2組輸出端。選擇線為11時，輸入(8位)被傳到第3組輸出端。沒有選到的輸出端
處在高阻抗狀態。

還有1個2位的計數器。每個主鍾脈衝後，計數器 的狀態是 00， 01， 10， 11。

請問怎樣連接才能完成8 位乘  8 位的乘法？