乘法器的设计

假设有一个4位(bit)的乘法器，是组合电路构成。还有一个16位的加法器，也是
组合电路构成。当加法器的输入悬空时，加法器把它理解成逻辑 0 (低电位)。
现在要完成 8 位乘  8 位的乘法。乘数和被乘数分别放在2个8位的寄存器里。
结果放在一个16位的寄存器里，初始状态是全0。

还有2个4位的 2 传 1 多路传输器。选择线为0时，第0组(4位)输入被传到输出端。
选择线为1时，第1组(4位)输入被传到输出端。

还提供一个8位的 1 传 4 译码器。选择线为00时，输入(8位)被传到第0组输出端。
选择线为01时，输入(8位)被传到第1组输出端。选择线为10时，输入(8位)被传到
第2组输出端。选择线为11时，输入(8位)被传到第3组输出端。没有选到的输出端
处在高阻抗状态。

还有1个2位的计数器。每个主钟脉冲后，计数器 的状态是 00， 01， 10， 11。

请问怎样连接才能完成8 位乘  8 位的乘法？