1.1 背景：3D IC 物理設計挑戰
三維集成電路（3D IC）相較傳統 2D 設計具有顯著優勢：互連線長更短、晶體管密度更高、
邏輯與存儲層可異質集成、能效更優。然而，從 2D 向 3D 的跨越也引入了一類全新的物理設計
挑戰：
1. 熱耦合：垂直堆疊的層間熱傳導會導致熱斑，且具有顯著的時間延遲效應。
2. TSV 開銷：硅通孔（Through-Silicon Via）消耗大量面積，引入寄生電阻/電容，並產生機械應
力。
3. IR-drop 退化：電源分配網絡（PDN）需跨越多層供電，遠離電源的單元承受更大的電壓降。
4. 時鐘分配：多層時鐘樹必須平衡各層的到達時間。
5. 多目標優化：上述物理效應相互耦合且往往彼此衝突。